(54) THIN SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURE

(43) 9.4.1981 (19) JP (11) 56-36145 (A)

(21) Appl. No. 54-110418 (22) 31.8.1979

(71) HITACHI SEISAKUSHO K.K. (72) HAJIME MURAKAMI(1)

(51) Int. Cl3. H01L23/28,H01L21/56,H01L23/48

PURPOSE: To obtain the thin semiconductor integrated circuit in which there is no resin void and a wire is not exposed by a method wherein a pellet is sealed with an insulating resin body formed only at the pellet side of a lead frame by means of

potting CONSTITUTION: A heat resisting tape 16 is pasted on a back surface of a lead frame 10. A dam 18 is formed around a pellet 12 of a surface 10b at the pellet side of the lead frame 10 with silicon grease, etc. The dam 18 is formed in a frame shape so as to limit the circumference of an insulating resin body to ensure that it is made up not only on an upper surface of an inner lead 19 of the lead frame 10 but also on an upper surface of the pasted tape 16. Insulating resin such as resin is potted in the dam 18, the insulating resin body 14 is formed, and the pellet 12 is sealed. Thus, the thickness of the semiconductor device is decreased, and trouble, such as resin voids, the exposure of a wire, etc. can be prevented.

(54) MANUFACTURE OF CLAD MATERIAL

(43) 9.4.1981 (19) JP (11) 56-36146 (A)


(21) Appl. No. 54-110462 (22) 31.8.1979

(71) DAIDO TOKUSHUKO K.K. (72) TERUO WATANABE(2)

(51) Int. CI3. H01L23/48

PURPOSE: To prevent the faulty swelling of a clad material for a lead frame and obtain high yield by a method wherein a brazing material of Ag or an Ag alloy is rolled and pressure welded on an IC lead frame substrate, and annealed at a specified temperature.

CONSTITUTION: The brazing material 11 of Ag or an Ag alloy is rolled and pressure welded on the IC lead frame substrate 10, and annealed at a temperature not more than 500°C. For example, the IC lead frame substrate 21 in 42Ni and a brazing material sheet 20 in an Ag-Cu alloy are rolled and pressure-welded by means of a device shown in the figure at the normal temperature and at 30% rolling rate, and diffused and annealed at 400°C, and the clad material is obtained.



(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(43) 9.4.1981 (19) JP (11) 56-36147 (A)

(21) Appl. No. 54-111894 (22) 31.8.1979


(71) MATSUSHITA DENKI SANGYO K.K. (72) KENZOU HATADA(1)

(51) Int. Cl3. H01L23/50

PURPOSE: To facilitate the formation of crossover wiring by a method wherein a lead electrode is made up which crosses an opened hole portion of a film of a film carrier to one side of the opened hole portion from the other side.

CONSTITUTION: A continuous Cu lcad terminal 31 is formed crossing an opened hole portion 5 of a semiconductor element placing portion of a tape film 3 except Cu lcad terminals 4. A semiconductor element 1 is placed on the opened hole portion 5 of the tape film 3, and the semiconductor element 1 and the Cu lead are connected mechanically and electrically. The film tape is cut, and mounted onto a ceramic substrate 11. A fixed electric circuit is constituted in such a manner that a Cu lead terminal 4' is connected to a wiring pattern 12' printed on the ceramic substrate 11, the Cu lead terminal 31 is connected to wiring patterns 13' and 13", and crossover wiring is formed. Thus, crossover wiring can be made up easily without using multilaver wiring, etc.





⑩ 日本国特 特 厅 (j P)

の特許出願公告

6 特 許·公 報(B2)

5863 - 18335

Dint Cl 4 H 01 L 23/50

厅内整理委号 X-7735-5F

関 5254(1979)8月31日

公会公告 昭和63年(1988)4月18日 **赵锐** 帝

発明の数 2 (全7百)

の発明の名称 半導体装置およびその製造方法

筝 判 昭59-13861 の特 MR 52354-111894 ⊕⊞

增别記号

69% 第四56-36147

毎昭56(1981)4月9日

母発 明 者 伍 田 떃 * 母発 明 者 4 ⑪出 順 人 松下電器產業株式会社 大阪府門真市大字門真1006番地 松下電器産業株式会社内 大阪府門真市大字門真1006番地 松下電器産業株式全社内 大阪府門真市大字門真1006番地

20代理人 弁理士 中屋 外1名

客判の合議体 客判長 会 平 鉴判官 於 谷 套判官 内 蔟 **多参考文献** 実開 昭53-51180 (JP, U)

の特許競求の範囲

1 半導体素子を設置するためのフィルムの関系 部に突出したリード電極とく前記開孔部内に載置 された前紀半導体素子上に形成され前記開孔部の ー辺から他辺へ延在するリード電極とを有するこ 5 イヤボンディング注が知られている。 とを特徴とする半導体装置。

2 開孔部の一辺から他辺へ延在するリード電極 の一部が半導体素子上の金属突起物と接続されて なる事を特徴とする特許請求の範囲第1項に記載 の半導体装置。

3 半導体素子を載置するためのフィルムに開孔 部を設けるとともに、このフィルムトに前記開刊 部に突出したリード電極と、前記開孔部内に截層 される前記半導体素子上に位置して前記解孔部の 一辺から他辺へ延在するリード電極を形成するエ 15 ングの作業能率は低下し、更にポンディングの信 程と、前記開孔部内に前記半導体素子を截置する 工程を有することを特徴とする半導体装置の製造 方法。

発明の詳細な説明

し、特に、半導体素子上の電極上に形成した金属 突起物と、フイルムキャリヤ上にこれと対応した 位置のビーム状のリード電極とを同時にホンディ ングを行なう、いわゆるフィルムキャリヤ実装方 式において、クロスオーバ配線用のリード電極を 25 Cr膜を1000人、Cu膜を5000人被着せしめ、次い 有したフイルムキャリヤを用いた半導体装置を招 供するものである。

従来半導体素子上の衝転と外部回路と禁禁され る端子とを電気的に接続する手段として最も一般 的であるが、25~37umlのAu又はAl製によって、 熱圧着注、調音波注箋によって行ならいわゆるワ

この様な方法は半導体素子上の電極と外部回路 と接続される難子とを一本づつワイヤボンディン グしなければならない。このため、前記電極数が 増加するに従がい、ワイヤボンデイングのための 10 作業時間が著じるしく増加したり、あるいは特別 な形状を有した回路基板に前配半導体業子を載置 してワイヤボンディングする場合は、回路蒸板の 形状が複雑になつたり、回路基板上に多数個の半 導体素子を軟置するにしたがい、ワイヤボンディ 頼性も低下さすものであつた。

この様な欠点を一掃するために、半導体素子ト の電極に一度に全部のリード電極を形成させるワ イヤレス技術があり、この中でも特に本発明でも 本発明は半導体装置およびその製造方法に関 20 説明するフイルムキャリヤ実装法は最近、特にそ の作業性、信頼性等の優秀さから注目をあびてき ている。

> フイルムキャリヤ実装法は先ず、ウエハー段階 で前記半導体素子上の電極上に真空素着法により で電気メツキ法により、Au、Cu等の材料を10~ 30μm厚さに堆積せしめていわゆる金属突配物を

形成する。一方、ポリイミド樹脂からなるフイル ムに35μm厚さのCu箔を貼りつけ、前記半導体素 子上の金属突起物と合致する位置に、フオトエツ チング法によりCuパターンによるリード電極を 行なえば、連続したフイルムキヤリヤが出来上

こうしたのち、半導体素子上の金属突起物と Cuリード電板とを第1図のごとく接続する。半 3上に形成されSnメッキしたCuリード電極4と を位置合せし、Cuリード電極4上から、例えば、 温度450°C、加圧力209/電板を作用させれば、 金属突起物2とCuリード電振4とは共晶を起こ 起物2がAuであれば、Cuリード電極4はSnメツ キされているから約280℃位でAu-Snの合金を 形成して接着される事になる。

第1図においてフイルムキャリヤ3の孔5は半 導体素子1を設置するための開孔部であり、孔6 20 でない。 はフイルムキャリヤ3は数十元の長さに及ぶもの であるから、このフイルムキャリヤ3を正確に巻 き取りあるいは送るための開孔部である。更に Cuリード電極で7の巾広い部分は、第1図の如 〈半導体素子1がCuリード電振4と同時に接続 25 された後、電気的検査を行なうための触針用端子 部である。

次に第1図の如く接続が終れば、Cuリード電 紙4は孔5の端で切断される。

第2図はセラミック基板11上に印刷配線パタ 30 ーン12があり、この基板11上に他の部品とと もに素子 1 を装着した状態を示す。印刷配線パタ ーン12の難部がセラミツク基板11の周縁で巾 広くなっているのは、他の回路と半田づけを行な ブ状の抵抗、コンデンサ等であつて、セラミツク 基板上11に半田づけされる。第1図で説明した ごとく孔5の雑部でCuリード電振4'と接続され た半導体素子1は、前記セラミツク基板11上の 印刷配線パターン12'と切断されたCuリード電 40 キャリヤ部に固定されている。 極4'とを位置合せし、これも又、全部のリード 電艦を同時に半田又はAu-Sn等の合金化により、 接続する。第2図の如くCuリード電極4'をもつ 半導体素子1をセラミツク基板11に軟置する事

によりセラミツク基板は、ひとつの回路機能を有 するものとなる。

ところが、この様な回路構成において、印刷配 線パターン13'と、前記印刷配線パターン1 形成し、最後に前記Cuリード電極にSnメッキを 5 3'とは半導体素子1に対して反対側にある印刷 配線パターン13"とを点線の如く接続する場合、 セラミック基板 1 1 の印刷配線パターンの回路構 成では困難である。このような接続は多層印刷配 線とスルーホールによつて実現する事も出来る 漢体素子 1上の金属突起物 2 とフイルムキャリヤ 10 が、この場合は前記セラミツク基板 1 1 の製造コ ストが著じるしく高価になる。第3図は前記第2 図のセラミツク基板を図示したA-A'の部分の 断面図を示すものである。

第3回 a に示す様に半導体素子 1 は放熱を必要 し、機械的、電気的に接続される。ここで金属突 15 とするときセラミック基板 1 1 上に導電性接着制 2 1で固定され、そうでない場合はものごとくセ ラミツク基板 11の開孔部22に半導体素子1が 設置される。すなわち、第3図から明らかなごと 〈印刷記録パターン13'と13"との接続は容易

> 本発明は、従来困難であつたクロスオーバーの 配線の間間をフイルムキャリヤを用いて著じるし く容易に解決せんとするものである。 第4図で本 発明の一実施例を説明する。

第4図 a において、半導体素子上の金属突起物 と接続するためのCuリード電振4以外に前記フ イルムキャリヤ3の半導体素子截置部の開孔部5 の一辺から他辺へ延在し、連続したCuリード電 低31を形成する。

次にフイルムキャリヤ3の開孔部5に半導体素 子1を設置し、半導体素子1上の金属突起物2と 前記Cuリード端子4とを位置合せし、例えば温 度450℃で、加圧力20分/電極を加えれば、金属 突起起物(金属突起物をAuとする。)2とCuリ うための端子13である。更に15は例えばチツ 35 - ド電艦 (Cu部分に0.4um程度のSnメッキが筋 こされている。)4とはAu-Snの共晶を起こし、 機械的、電気的に接続される(第4図b)。この 状態にいては、Cuリード電極31は半導体索子 1とは接しておらず、開孔配5の周縁のフイルム

> 次に二点額点で示した位置 4 1 よりフィルムキ ヤリヤ3を含めて切断する。第4図 c はフイルム キャリヤ3′を残して切断した状態を示す。切断 されたフィルムキャリヤ3′は半導体素子1を囲

む様構成され、全てのCuリード電極 4′, 3 1 が 前記フイルムキャリヤ3′に固定された構造とな る。切断されたフイルムキャリヤ 3′は主に開孔 部5の一辺から他辺へ延在したCuリード電極3 極4'の先端が複様的な衝撃によつて曲がつたり 折れたりする事を防止する役目も行なうものであ

次に第4図cの如く切断された状態のフイルム くセラミツク基板11上に実装される。Cuリー ド電振子4′はセラミツク基板11上に印刷され た配線パターン12'と、更にCuリード電振31 は配線パターン13'と13"とに接続され、クロ のである。Cuリード電極と配線パターンとの接 統は例えばCuリード電極にSnメツキされており 配線パターン半田メツキで構成されておれば、 Cuリード電気と配線バターンとを位置合せしCu リード電艦を押えながら300°C程度に加熱する事 20 装置の実装に大きく寄与するものである。 により可能である。なお、Cuリード電極4'と印 副配線バターン12'は第4図eの如く45の位 置で半田づけされる。


たとえば、半導体素子1は導電性接着剤21に よつてセラミツク基板 1 1上に接着され、金属突 25 図のA-A/線のセラミツク基板の断面図、第 4 記物 2 に例えばAu-Snの共晶によつて接続され たCuリード電振4'は印刷配線12'と位置合わ せし、加圧加熱する事により45の部分半田づけ される。また、切断されたフイルムキャリヤ3′ は図の如く印刷配線パターン上に来る事になる。 30 : 1 ……半導体素子、2 ……金属突起物、4, 他の実施例を第5図で説明する。使用するフイ ルムキヤリヤ3は前述した実施例と同一のもので あるが、半導体素子上に金属突起物32を設け、 前述した方法によりCuリード電極4.31を接


続すれば第5図aの状態を得る。すなわちCuリ - ド素振31は半導体素子1上の金属突起物32 によって固定される事になる。この状態で2点類 点35の位置で切断すれば第5回りの状態を得 1を固定する役目を行なう他、他のCuリード電 5 る。この実施例においては開孔部の一辺から他辺 へ延在したCuリード電艦31は金属突起物32 で固定されるので第4回 c の実施例の如くのフィ ルムキャリヤ3'は必要としない。


この様に本発明は、セラミツク基板11の印刷 キャリヤと半導体素子はたとえば第4図dのごと 10 配線パターンにスルーホールや多層印刷等の複雑 な処理を施こす必要もなく、半導体素子 1 の接続 時に著じるしく容易にクロスオーバ配線を実施出 来る。又、前記開口部の一辺から他辺へ延在した Cuリード電極31は他のCuリード電極4の形成 スオーバ配線となり所定の電気回路を構成するも 15 時に同時に形成出来、新たに別の工程を準備する ことなくクロスオーバ配線の形成ができる等の効 果を有するものである。したがつて複雑な配線を 処理する場合、容易に本発明の方法を用いる事が 出来、安価な実装を提供することが出来、半導体 図面の簡単な説明


> 第1図は従来のフィルムキャリヤの要節平面 図、第2図は従来のフイルムキヤリヤを実装した セラミツク基板への平面図、第3図2, bは第2 図a~dは本発明の一実施例のフイルムキヤリヤ 半導体装置の製造工程図、第4図eは第4図dの R-R/線の部分断面図、第5図a, b は本発明 の他の実施例の方法の工程平面図である。


4'.....Cuリード電極、5.....開孔部、11...... セラミツク基板、12′, 13′, 13′.....配線 パターン。













第4図






第 4 段

(d)




第4図

(8)









121

